Тест, свързан с ръководство · Среден Ниво

Тест за Cerebras Systems

Обяснява интеграцията на вафла, комуникацията на вафла, резервирането и специфичните за версията подробности за продуктите WSE-3 и CS-4.

Свързани ръководни пътекиCerebras Systems
Въпрос 1 на 8

Какво е необичайно в дизайна на Cerebras Wafer-Scale Engine?

Визуализирайте всеки въпрос8 въпроси

Отговорите и обясненията се появяват, докато отговаряте на теста.

  1. Какво е необичайно в дизайна на Cerebras Wafer-Scale Engine?
    • Това е цял процесор, изграден върху една пълна силициева пластина
    • Това е най-малкият AI чип в света
    • Работи изцяло без електричество
    • Изработен е от пластмаса вместо от силиций
  2. Защо запазването на всички ядра на една пластина помага за производителността на AI?
    • Това прави чипа по-евтин за доставка
    • Данните се движат по бързи проводници в чипа, вместо по бавна външна мрежа
    • Елиминира необходимостта от какъвто и да е софтуер
    • Позволява на чипа да плува в течност
  3. Приблизително колко транзистора съдържа WSE-3?
    • Около 4 хиляди
    • Около 4 милиона
    • Около 4 трлн
    • Около 4 стотни
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. Как Cerebras се справя с производствените дефекти на такъв огромен чип?
    • Той използва излишни ядра и маршрутизиране, за да заобиколи дефектните места
    • Изхвърля всяка вафла с някакъв недостатък
    • Той игнорира дефектите и изпраща счупени чипове
    • Той ръчно ремонтира всеки транзистор на ръка
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory