가이드 연계 퀴즈 · 중간 레벨
대뇌 시스템 퀴즈
웨이퍼 규모 통합, 웨이퍼 내 통신, 중복성, 버전별 WSE-3 및 CS-4 제품 세부 정보를 설명합니다.
질문 1 의 8
Cerebras 웨이퍼 스케일 엔진의 설계에서 특이한 점은 무엇입니까?
모든 질문 미리보기8 질문
퀴즈를 풀면 정답과 설명이 나타납니다.
- Cerebras 웨이퍼 스케일 엔진의 설계에서 특이한 점은 무엇입니까?
- 단일 전체 실리콘 웨이퍼 위에 구축된 전체 프로세서입니다.
- 세계에서 가장 작은 AI 칩이다.
- 전기 없이도 운행됩니다.
- 실리콘이 아닌 플라스틱으로 제작되어
- 하나의 웨이퍼에 모든 코어를 유지하는 것이 AI 성능에 도움이 되는 이유는 무엇입니까?
- 칩 배송 비용이 더 저렴해집니다.
- 데이터는 느린 외부 네트워킹 대신 빠른 온칩 와이어를 통해 이동합니다.
- 소프트웨어가 필요하지 않습니다.
- 칩이 액체에 뜨는 것을 허용합니다.
- WSE-3에는 대략 몇 개의 트랜지스터가 포함되어 있습니까?
- 약 4천
- 약 400만
- 약 4조
- 약 4백
- What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
- It uses only a single CPU and no AI accelerator
- It replaces every model with a database
- It guarantees the same speedup on every workload
- It combines multiple wafer-scale processors in a rack-scale platform
- Cerebras는 이렇게 거대한 칩의 제조 결함을 어떻게 처리합니까?
- 결함이 있는 부분을 해결하기 위해 중복 코어와 라우팅을 사용합니다.
- 어떤 흠이라도 있는 웨이퍼는 모두 버립니다.
- 결함을 무시하고 깨진 칩을 배송합니다.
- 각 트랜지스터를 수동으로 수리합니다.
- What are the WSE-3 specifications Cerebras reports in its product materials?
- Four billion transistors and 900 cores
- Four trillion transistors and about 900,000 AI-optimized cores
- One thousand transistors and one million CPU sockets
- A fixed count of parameters for every model
- How can a wafer-scale processor route around manufacturing defects?
- Assume every fabricated core is perfect
- Move all computation to a hard drive
- Use redundant cores and routing so defective regions can be bypassed
- Rebuild the silicon after deployment
- Why can on-wafer memory and communication benefit some AI workloads?
- They eliminate every computation bottleneck
- They make all models fit in one core
- They guarantee lower latency for every task
- They can reduce data movement between separately packaged processors and memory