Вікторина, пов’язана з посібником · Середній Рівень

Вікторина про системи Cerebras

Пояснює інтеграцію пластини, зв’язок на пластині, резервування та деталі продуктів WSE-3 і CS-4, що стосуються версії.

Пов'язані напрямні шляхиСистеми Церебрас
Питання 1 з 8

Що незвичайного в конструкції Cerebras Wafer-Scale Engine?

Перегляньте кожне запитання8 запитання

Відповіді та пояснення з’являються під час виконання тесту.

  1. Що незвичайного в конструкції Cerebras Wafer-Scale Engine?
    • Це цілий процесор, побудований на одній повноцінній кремнієвій пластині
    • Це найменший у світі чіп ШІ
    • Він працює повністю без електрики
    • Він виготовлений із пластику замість кремнію
  2. Чому збереження всіх ядер на одній пластині сприяє продуктивності ШІ?
    • Це робить чіп дешевшим у доставці
    • Дані переміщуються через швидкі дроти на чіпі замість повільної зовнішньої мережі
    • Це усуває необхідність будь-якого програмного забезпечення
    • Це дозволяє чіпу плавати в рідині
  3. Скільки приблизно транзисторів містить WSE-3?
    • Близько 4 тисяч
    • Близько 4 мільйонів
    • Близько 4 трлн
    • Близько 4 сотень
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. Як Cerebras справляється з виробничими дефектами такого величезного чіпа?
    • Він використовує резервні ядра та маршрутизацію для обходу дефектних місць
    • Він викидає кожну пластину з будь-яким недоліком
    • Він ігнорує дефекти та транспортує зламані чіпи
    • Він вручну ремонтує кожен транзистор вручну
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory