Тест, свързан с ръководство · Среден Ниво

AI в тест за етажно планиране и дизайн на чипове

Разгледайте наученото разположение на чипове с графики на списъци на мрежи, последователни макроси, прокси цели, стандартно разположение на клетки, осъществимост и HPWL аритметика.

Свързани ръководни пътекиAI в планирането и дизайна на чипове
Въпрос 1 на 8

What physical decision does chip floorplanning or placement make?

Визуализирайте всеки въпрос8 въпроси

Отговорите и обясненията се появяват, докато отговаряте на теста.

  1. What physical decision does chip floorplanning or placement make?
    • Only the chip’s retail selling price
    • Only its package color
    • Only the company name on the box
    • Where circuit components occupy locations on the chip canvas
  2. How should the cited paper’s report of competitive floorplans produced in hours be interpreted?
    • As a result for its studied setup, netlists and comparisons
    • As proof that every chip can be fully signed off in the same time
    • As a guarantee of global optimality for all circuits
    • As an architecture-independent law about every design tool
  3. Как изкуственият интелект определя проблема с разположението?
    • Като едно предположение от един изстрел
    • Като последователно решение: поставете един блок, наблюдавайте и след това поставете следващия
    • Като готварска рецепта
    • Като сортиране на електронни таблици
  4. Какъв е „списъкът с мрежи“, от който се учи невронната мрежа с графики?
    • Списък с мрежови пароли
    • Дизайн на риболовна мрежа
    • Графиката на компонентите и как са свързани
    • Таблицата за интернет маршрутизиране
  5. Which fast objective signals are documented by the cited Circuit Training project?
    • Proxy wirelength, congestion and density
    • A proof of all manufacturing and timing requirements
    • Only the product’s market price
    • Only a mandatory social-media popularity score
  6. In Google’s cited 2020 method description, what places standard-cell clusters after the RL macro placements?
    • Only an unchanged alphabetical component sort
    • Only a user-interface screenshot
    • A guarantee that no standard cells remain
    • A force-directed procedure
  7. For pins at (0,0),(4,0),(4,3), what is the half-perimeter wirelength estimate in coordinate units?
    • 14
    • 12
    • 7
    • 4
  8. What does the documented can_place_node check evaluate for a proposed grid location?
    • Whether the entire chip is globally optimal
    • Whether the node can be placed there under relevant location constraints
    • Whether every final routed timing path passes signoff
    • Whether the model’s prediction is a factual-confidence probability