AI в планирането и дизайна на чипове
AI автоматизира поставянето на компоненти върху микрочип, прословуто труден пъзел, който определя скоростта, мощността и размера на чипа.
Преглед
It matters because faster, cheaper chip design feeds the entire AI and electronics industry, including the chips that run AI itself.
Дълбоко гмуркане
Етажното планиране решава къде да позиционирате многото блокове (памети, логика, I/O) върху повърхността на чипа, за да минимизирате дължината на проводника, мощността и топлината, като същевременно отговаряте на ограниченията във времето. Броят на възможните подредби е по-голям от броя на атомите във Вселената и човешките инженери традиционно прекарват седмици в настройка на оформленията. През 2021 г. Google публикува работа в Nature, описваща метод за обучение с подсилване, който създава етажни планове на чипове за часове, които са сравними или по-добри от направените от човека, и беше използван при проектирането на TPU ускорителите на Google. Системата рамкира поставянето като последователно решение: поставете един блок, наблюдавайте частичното оформление, поставете следващия. AI също така подпомага по-ранни и по-късни етапи, от логически синтез до проверка и откриване на нарушения на правилата за проектиране, в инструменти от компании като Synopsys и Cadence.
Техническа информация
Методът на Google третира платното на чипа като дъска и използва агент за подсилващо обучение, който поставя макро блокове един по един, ръководен от награда, която съчетава дължината на проводника, задръстванията и плътността. Графична невронна мрежа научава вграждания на списъка с мрежи, графиката на компонентите и техните връзки, така че политиката може да се обобщи до чипове, които не е виждала преди, прехвърляйки научената интуиция, вместо да стартира всеки дизайн от нулата.
Стратегическо въздействие
Build choices
Дизайнът на ниво приложение определя дали AI подобрява реалните резултати.
Team and workflow
Добрата интеграция на работния процес създава печалби в производителността, на които потребителите могат да се доверят.
Risk and safety
Добре обхванатите случаи на употреба намаляват умората от промяна и риска от внедряване.
Бъдещето на AI в планирането и дизайна на чипове
Инструментите за проектиране, управлявани от AI, се превръщат в стандарт в автоматизацията на електронното проектиране, като Synopsys DSO.ai и Cadence Cerebrus вече оптимизират реални производствени чипове. Очаквайте автоматизация от край до край, която компресира многомесечните цикли на проектиране и позволява на по-малки екипи да записват конкурентни чипове. Тъй като AI проектира самите ускорители, които обучават по-големи AI модели, се появява цикъл на самоусъвършенстване. Продължава дебатът за това доколко AI методите надминават класическите алгоритми, тласкайки полето към строги, възпроизводими бенчмаркове.
Внедряване в реалния свят
Google използва обучение за подсилване, за да генерира етажни планове за своите TPU AI ускорителни чипове, както е описано в неговия документ за природата от 2021 г.
Synopsys DSO.ai автономно търси пространства за дизайн и е бил използван от производители на чипове като Samsung за оптимизиране на мощността и производителността.
Cadence Cerebrus прилага машинно обучение за автоматизиране и подобряване на потоците за внедряване на цифрови чипове.
Инструментите за изкуствен интелект отчитат нарушенията на правилата за проектиране и предсказват рано претоварването на маршрута, намалявайки скъпите редизайнове на късен етап.
Рискове и предпазни огради
Автоматизирането на счупен процес може да засили съществуващите проблеми.
Екипите могат да автоматизират прекалено и да премахнат необходимата човешка преценка.
Качеството може да се промени, ако резултатите не се оценяват непрекъснато.
Пътна карта за изпълнение
Картирайте текущия работен процес и идентифицирайте стъпката с най-голямо триене.
Определете човешки контролни точки преди пълна автоматизация.
Обучете потребителите на подкани, пътища за ескалация и стандарти за качество.
Проследявайте резултатите на ниво задача, за да потвърдите устойчива стойност.
Продължете да изследвате
Free newsletter
Get the daily AI briefing
Three verified AI stories every weekday morning, written in plain English. Free forever, no ads.
One email each weekday. Unsubscribe in one click. We never sell or share your address.
Test yourself
Take the AI in Chip Floorplanning and Design quiz
Instant feedback on every answer, and a shareable certificate with a verifiable ID once you pass a course.
Support free AI education. AI Understanding is a 501(c)(3) nonprofit — no ads, no paywall, ever. Make a donation
Next guide
AI в дизайна на антитела и протеини
Frequently asked questions
What is AI in Chip Floorplanning and Design?
AI автоматизира поставянето на компоненти върху микрочип, прословуто труден пъзел, който определя скоростта, мощността и размера на чипа. Има значение, защото по-бързият и по-евтин дизайн на чипове захранва цялата AI и електронна индустрия, включително чиповете, които управляват самия AI.
Какво решава етажното планиране на чипове?
Етажното планиране поставя функционалните блокове на чипа, за да минимизира дължината на кабела, мощността и топлината, като същевременно отговаря на времето.
В доклада на Google за 2021 г. в Nature, колко време отне на изкуствения интелект, за да създаде конкурентни етажни планове?
Системата за подсилващо обучение генерира етажни планове за часове, които бяха сравними или по-добри от човешките проекти, които отнемаха седмици.
Как изкуственият интелект определя проблема с разположението?
Агентът поставя макро блокове един по един, като наблюдава частичното оформление преди всяко ново поставяне, като ходове в настолна игра.
Какъв е „списъкът с мрежи“, от който се учи невронната мрежа с графики?
Списъкът с мрежи описва компонентите и техните взаимовръзки; GNN го кодира, така че политиката да може да се обобщи за нови чипове.
Кои продукти въвеждат дизайна на AI чипове в търговска употреба?
DSO.ai и Cerebrus са управлявани от AI електронни инструменти за автоматизация на дизайна, използвани за оптимизиране на реални производствени чипове.