ガイド連動クイズ · 中 レベル

大脳システムクイズ

ウェーハスケールの統合、ウェーハ上通信、冗長性、およびバージョン固有の WSE-3 および CS-4 製品の詳細について説明します。

関連するガイドパス大脳システム
質問 1 の 8

Cerebras のウェーハスケール エンジンの設計の何が珍しいのでしょうか?

すべての質問をプレビューする8 質問

クイズに答えると、答えと解説が表示されます。

  1. Cerebras のウェーハスケール エンジンの設計の何が珍しいのでしょうか?
    • これは、単一のフルシリコンウェーハ上に構築されたプロセッサ全体です
    • 世界最小のAIチップです
    • 完全に電気を使わずに動作します
    • シリコンではなくプラスチック製です
  2. すべてのコアを 1 つのウェハー上に維持すると、なぜ AI のパフォーマンスが向上するのでしょうか?
    • チップの発送が安くなる
    • データは低速な外部ネットワークではなく、高速なオンチップ ワイヤを介して移動します。
    • ソフトウェアは必要ありません
    • チップを液体に浮かせることができます
  3. WSE-3 にはおおよそ何個のトランジスタが含まれていますか?
    • 約4千
    • 約400万
    • 約4兆
    • 約400
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. Cerebras は、このような巨大なチップの製造上の欠陥にどのように対処しているのでしょうか?
    • 冗長コアと配線を使用して欠陥箇所を回避します
    • 欠陥のあるウェーハはすべて廃棄します
    • 欠陥を無視して壊れたチップを出荷する
    • 各トランジスタを手作業で修復します
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory