Kuiz berkaitan panduan · Sederhana Tahap

Kuiz Sistem Cerebras

Menjelaskan penyepaduan skala wafer, komunikasi pada-wafer, redundansi dan butiran produk WSE-3 dan CS-4 versi khusus.

Laluan panduan yang berkaitanSistem Cerebras
soalan 1 daripada 8

Apakah yang luar biasa tentang reka bentuk Enjin Skala Wafer Cerebras?

Pratonton setiap soalan8 soalan

Jawapan dan penjelasan muncul semasa anda mengambil kuiz.

  1. Apakah yang luar biasa tentang reka bentuk Enjin Skala Wafer Cerebras?
    • Ia adalah keseluruhan pemproses yang dibina pada satu wafer silikon penuh
    • Ia adalah cip AI terkecil di dunia
    • Ia berjalan sepenuhnya tanpa elektrik
    • Ia diperbuat daripada plastik dan bukannya silikon
  2. Mengapa menyimpan semua teras pada satu wafer membantu prestasi AI?
    • Ia menjadikan cip lebih murah untuk dihantar
    • Data bergerak melalui wayar pada cip yang pantas dan bukannya rangkaian luaran yang perlahan
    • Ia menghapuskan keperluan untuk sebarang perisian
    • Ia membolehkan cip terapung dalam cecair
  3. Kira-kira berapa banyak transistor yang terkandung dalam WSE-3?
    • Lebih kurang 4 ribu
    • Kira-kira 4 juta
    • Kira-kira 4 trilion
    • Kira-kira 4 ratus
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. Bagaimanakah Cerebras menangani kecacatan pembuatan pada cip yang begitu besar?
    • Ia menggunakan teras berlebihan dan penghalaan untuk mengatasi tempat yang rosak
    • Ia membuang setiap wafer dengan sebarang kecacatan
    • Ia mengabaikan kecacatan dan menghantar cip yang rosak
    • Ia membaiki setiap transistor secara manual dengan tangan
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory