AI i Semiconductor Fab Yield Optimization

Yield er brøkdelen av chips (dies) på en wafer som fungerer. Fabs mister utbytte av tilfeldige partikler, systematiske prosessproblemer og langsom drift i utstyr. Fordi en oblat kan tilbringe uker i fabrikken, kan det ødelegge mange partier å fange et problem dager for sent. AI hjelper på tre hovedområder. Først er feildeteksjon og klassifisering. Optiske og elektronstråleinspeksjonsverktøy finner avvik på wafere, og automatiske defektklassifiseringsmodeller merker dem etter type. Separat produserer elektrisk test wafer-kart som viser hvilke dies som feilet. Det romlige mønsteret er en ledetråd: en kantring antyder et problem ved waferkanten under en prosess som etsing, mens en ripe antyder håndtering av skade. Det offentlige WM-811K-datasettet, hentet fra ekte fab wafer-kart, er mye brukt i forskning på klassifisering av disse mønstrene. For det andre er virtuell metrologi. Å måle hver wafer ved hvert trinn er sakte og dyrt, så flott prøve. Virtuell metrologi forutsier måleresultater fra sensordataverktøy som allerede er registrert, for eksempel trykk, temperatur, gassstrøm og RF-effekt, og gir et estimat for hver wafer. For det tredje er prosesskontroll. Feildeteksjons- og klassifiseringssystemer overvåker verktøysensorsporinger for unormal oppførsel, og kjøre-til-kjøring-kontrollere justerer reseptinnstillinger mellom partier for å holde resultatene på målet. Maskinlæring kan forbedres både ved å modellere ikke-lineære forhold som tradisjonell statistisk prosesskontroll går glipp av. Flere misoppfatninger er vanlige. Fabs har ikke store merkede datasett for hver defekttype: sjeldne defekter kan dukke opp bare noen få ganger, klassene er sterkt ubalanserte, og etikettene er avhengige av ekspertingeniører. Modeller blir også foreldede når verktøy gjennomgår vedlikehold eller oppskrifter endres. Og en spådom alene er ikke nok; ingeniører trenger en plausibel fysisk årsak før de endrer en prosess. Dette emnet gjelder produksjon, ikke chiplayoutdesign.