Cadence ขยายความร่วมมือ TSMC สำหรับการออกแบบชิป AI และ HPC

เกิดอะไรขึ้น

Cadence ได้ประกาศขยายความร่วมมือกับ TSMC เพื่อมอบความสามารถในการออกแบบขั้นสูงสำหรับชิป AI และการประมวลผลประสิทธิภาพสูง (HPC) ความร่วมมือดังกล่าวรวมถึงการรับรองเครื่องมือการออกแบบดิจิทัล การลงนาม และแบบกำหนดเอง/อนาล็อกของ Cadence สำหรับเทคโนโลยีกระบวนการ A14 และ A16 ของ TSMC นอกจากนี้ บริษัทต่างๆ ยังเปิดใช้ขั้นตอนการออกแบบชิป AI แบบตัวแทนและขยายการสนับสนุนสำหรับเทคโนโลยี 3DFabric ของ TSMC ซึ่งช่วยให้สามารถรวมชิปเล็ตหลายร้อยชิ้นในระบบขนาดเวเฟอร์ได้

การไหลแบบดิจิทัลเต็มรูปแบบของ Cadence รวมถึง Innovus Implementation System และ Cerebrus Intelligent Chip Explorer ขณะนี้ได้รับการรับรองสำหรับกระบวนการ A16 และ A14 ของ TSMC สำหรับการออกแบบแบบกำหนดเองและแบบแอนะล็อก ตอนนี้ชุด Virtuoso Studio รองรับการย้ายการออกแบบอัตโนมัติไปยังโหนดเหล่านี้ ซึ่ง Cadence อ้างว่าสามารถลดการทำซ้ำการออกแบบได้มากถึง 2.5 เท่า

ที่ด้านหน้า IP นั้น Cadence ได้บันทึก UCIe-64G ไว้ในกระบวนการ A14 โดยปัจจุบัน LPDDR6 IP อยู่ระหว่างการพัฒนา สำหรับกระบวนการ N2P นั้น Cadence ได้รับรองโฟลว์แอนะล็อก ดิจิทัล และ signoff โดยมี IP DDR5, LPDDR5 และ PCIe 6.0 ที่ถูกบันทึกเทปไว้แล้ว

ความร่วมมือนี้ยังขยายไปสู่บรรจุภัณฑ์ขั้นสูง โดยสนับสนุนขั้นตอนการออกแบบ SoW-X (System-on-Wafer) ของ TSMC โดยเฉพาะ ซึ่งช่วยให้สามารถออกแบบระบบที่มีชิปเล็ตหลายร้อยชิปและการกระแทกนับล้าน โดยใช้แพลตฟอร์ม Integrity 3D-IC สำหรับการวางแผนระบบ นอกจากนี้ บริษัทต่างๆ ยังได้เปิดใช้งานการบูรณาการสำหรับ TSMC-COUPE (Compact Universal Photonic Engine) กับ 224G SerDes IP ของ Cadence เพื่อรองรับการเชื่อมต่อแบนด์วิธสูง

รายละเอียดที่มา: hpcwire.com ↗

ทำไมมันถึงสำคัญ

ความร่วมมือครั้งนี้มีความสำคัญอย่างยิ่งต่ออุตสาหกรรมเซมิคอนดักเตอร์ เนื่องจากเป็นการแก้ปัญหาความซับซ้อนที่เพิ่มขึ้นของการออกแบบเครื่องเร่ง AI และระบบไฮเปอร์สเกลโดยตรง ด้วยการรับรองเครื่องมือออกแบบสำหรับโหนดที่ทันสมัยที่สุดของ TSMC (A14, A16, N2P) Cadence ช่วยให้นักออกแบบชิปมีโครงสร้างพื้นฐานที่จำเป็นเพื่อปรับปรุงการวัดพลังงาน ประสิทธิภาพ และพื้นที่ (PPA) การบูรณาการขั้นตอนการออกแบบ AI แบบเอเจนต์และการสนับสนุนบรรจุภัณฑ์ 3D-IC ขั้นสูงช่วยลดวงจรการพัฒนาและกำหนดเวลาความเสี่ยงสำหรับบริษัทที่สร้างฮาร์ดแวร์ AI รุ่นต่อไป เนื่องจากโมเดล AI มีขนาดใหญ่ขึ้นและต้องการการประมวลผลมากขึ้น ความสามารถในการออกแบบและผลิตระบบหลายชิปเล็ตที่ซับซ้อนอย่างมีประสิทธิภาพจึงกลายเป็นปัญหาคอขวดหลักที่ความร่วมมือนี้มุ่งหวังที่จะแก้ไข

อุตสาหกรรมเซมิคอนดักเตอร์กำลังเผชิญกับ 'กำแพงที่ซับซ้อน' ซึ่งการออกแบบชิปเฉพาะของ AI จำเป็นต้องจัดการทรานซิสเตอร์หลายพันล้านตัวและสถาปัตยกรรม 3D-IC ที่ซับซ้อน ด้วยการจัดหา IP ที่ได้รับการพิสูจน์แล้วจากซิลิคอนและขั้นตอนการออกแบบที่ได้รับการรับรอง Cadence จึงช่วยลดความเสี่ยงด้านกำหนดการให้กับบริษัทต่างๆ เช่น Global Unichip Corp. (GUC) ซึ่งพึ่งพาเครื่องมือเหล่านี้ในการส่งมอบซิลิคอนแบบกำหนดเองสำหรับระบบไฮเปอร์สเกล การเปลี่ยนแปลงไปสู่กระแสการออกแบบ AI แบบเอเจนต์แสดงถึงการก้าวไปสู่การทำให้ชิ้นส่วนที่ใช้แรงงานเข้มข้นที่สุดของกระบวนการออกแบบชิปเป็นอัตโนมัติ ซึ่งอาจช่วยให้วิศวกรมุ่งเน้นไปที่การตัดสินใจทางสถาปัตยกรรมระดับสูงขึ้นได้ ความร่วมมือนี้ช่วยให้มั่นใจได้ว่าเครื่องมือซอฟต์แวร์พื้นฐานจะก้าวทันการพัฒนาอย่างรวดเร็วของโหนดการผลิตของ TSMC ซึ่งจำเป็นสำหรับการรักษาวิถีประสิทธิภาพของโครงสร้างพื้นฐาน AI

จะดูอะไรต่อไป.

ผู้สังเกตการณ์ในอุตสาหกรรมควรติดตามความพร้อมใช้งานของ Artisan Foundation IP และ IP แบบสัญญาณผสมในไตรมาสที่ 4 ปี 2026 สำหรับกระบวนการ A14 เนื่องจากสิ่งเหล่านี้จำเป็นสำหรับนักพัฒนาที่เริ่มต้นวงจรการออกแบบ นอกจากนี้ อัตราการยอมรับกระแสการออกแบบ AI เอเจนต์ที่ได้รับการรับรองใหม่ในหมู่ผู้ผลิตเซมิคอนดักเตอร์รายใหญ่จะเป็นตัวบ่งชี้สำคัญว่าเครื่องมือเหล่านี้สามารถลดการทำซ้ำการออกแบบและปรับปรุงเวลาออกสู่ตลาดสำหรับซิลิคอนเฉพาะด้าน AI ได้รวดเร็วเพียงใด ประสิทธิภาพของการรวมโทนิคเอ็นจิ้น TSMC-COUPE เข้ากับ IP SerDes 224G ของ Cadence ในแอปพลิเคชัน HPC ในโลกแห่งความเป็นจริงยังคงเป็นหลักชัยทางเทคนิคที่สำคัญที่ต้องติดตาม

สิ่งที่ไม่ทราบสาเหตุหลักคือประสิทธิภาพเฉพาะที่เพิ่มขึ้นที่ลูกค้าแต่ละรายจะได้รับเมื่อเปลี่ยนไปใช้โหนด A14 และ A16 โดยใช้โฟลว์ใหม่เหล่านี้ เนื่องจากผลลัพธ์ในโลกแห่งความเป็นจริงมักจะแตกต่างจากการวัดประสิทธิภาพทางทฤษฎี นอกจากนี้ ในขณะที่ Cadence ได้ประกาศการพัฒนาบล็อก IP ต่างๆ ผลลัพธ์ที่แท้จริงและความเสถียรของส่วนประกอบเหล่านี้ในการผลิตในระยะเริ่มต้นจะมีความสำคัญต่อความสำเร็จของชิป AI ที่ใช้ A14 คลื่นลูกแรก ตลาดจะจับตาดูว่าคู่แข่งตอบสนองต่อการรวมกระแส AI แบบเอเจนต์อย่างไร เนื่องจากอาจสร้างมาตรฐานใหม่สำหรับการออกแบบอัตโนมัติในภาคเซมิคอนดักเตอร์

คำแนะนำและแบบทดสอบที่เกี่ยวข้อง