Bài kiểm tra có liên kết hướng dẫn · Trung bình Cấp độ

Câu đố về hệ thống Cerebras

Giải thích về tích hợp quy mô wafer, giao tiếp trên wafer, dự phòng và chi tiết sản phẩm WSE-3 và CS-4 theo phiên bản cụ thể.

Đường dẫn hướng dẫn liên quanHệ thống não
Câu hỏi 1 của 8

Điều gì bất thường trong thiết kế của Động cơ quy mô bánh quế Cerebras?

Xem trước mọi câu hỏi8 câu hỏi

Câu trả lời và giải thích xuất hiện khi bạn làm bài kiểm tra.

  1. Điều gì bất thường trong thiết kế của Động cơ quy mô bánh quế Cerebras?
    • Nó là toàn bộ bộ xử lý được xây dựng trên một tấm wafer silicon hoàn chỉnh duy nhất
    • Đây là con chip AI nhỏ nhất thế giới
    • Nó chạy hoàn toàn không có điện
    • Nó được làm bằng nhựa thay vì silicon
  2. Tại sao việc giữ tất cả các lõi trên một tấm wafer lại giúp tăng hiệu suất của AI?
    • Nó làm cho việc vận chuyển chip rẻ hơn
    • Dữ liệu di chuyển qua dây trên chip nhanh thay vì mạng bên ngoài chậm
    • Nó loại bỏ sự cần thiết của bất kỳ phần mềm nào
    • Nó cho phép chip nổi trong chất lỏng
  3. WSE-3 chứa khoảng bao nhiêu bóng bán dẫn?
    • Khoảng 4 nghìn
    • Khoảng 4 triệu
    • Khoảng 4 nghìn tỷ
    • Khoảng 4 trăm
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. Cerebras xử lý các lỗi sản xuất trên một con chip khổng lồ như thế nào?
    • Nó sử dụng các lõi và định tuyến dự phòng để khắc phục các điểm bị lỗi
    • Nó vứt bỏ mọi tấm wafer có bất kỳ sai sót nào
    • Nó bỏ qua các khiếm khuyết và vận chuyển các chip bị hỏng
    • Nó tự sửa chữa từng bóng bán dẫn bằng tay
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory