应用指南

芯片布局规划和设计中的人工智能

人工智能可以自动在微芯片上放置组件，这是一个众所周知的难题，它决定了芯片的速度、功率和尺寸。

概述

人工智能可以自动在微芯片上放置组件，这是一个众所周知的难题，它决定了芯片的速度、功率和尺寸。这很重要，因为更快、更便宜的芯片设计可以满足整个人工智能和电子行业的需求，包括运行人工智能本身的芯片。

芯片布局规划和设计中的人工智能专注于实际部署：将模型功能转化为可靠的日常工作流程，提供可衡量的价值。

深入探讨

布局规划决定在芯片表面上放置许多块（存储器、逻辑、I/O）的位置，以最大限度地减少电线长度、功耗和热量，同时满足时序限制。可能的排列数量比宇宙中的原子数量还多，人类工程师传统上要花费数周的时间来调整布局。 2021 年，Google 在《自然》杂志上发表了一篇文章，描述了一种强化学习方法，该方法可以在数小时内生成与人造芯片相当或更好的芯片布局图，并用于设计 Google 的 TPU 加速器。系统将放置视为一种顺序决策：放置一个块，观察部分布局，然后放置下一个。人工智能还通过 Synopsys 和 Cadence 等公司的工具为早期和后期阶段提供帮助，从逻辑综合到验证和检测设计规则违规。

技术洞察

Google 的方法将芯片画布视为一块板，并使用强化学习代理，一次放置一个宏块，并以结合线长度、拥塞和密度的奖励为指导。图神经网络学习网表的嵌入、组件图及其连接，因此该策略可以推广到以前从未见过的芯片，传递学到的直觉，而不是从头开始每个设计。

掌握芯片布局规划和设计中的人工智能

为了加深理解，请将芯片布局规划和设计中的人工智能视为一种操作模型，而不是单一功能。定义期望的结果，澄清假设，并将系统可以可靠地完成的任务与仍需要专家判断的任务分开。

在实践中，在芯片布局规划和设计中使用人工智能的强大团队专注于工作流程结果，而不是模型演示，并尽早定义人工检查点。他们记录明确的成功标准，根据实际数据和工作流程进行测试，并根据观察到的失败模式而不是一次性基准测试胜利进行迭代。这就是理论理解转变为跨产品、政策和运营的持久能力的地方。

应用级设计决定了人工智能是否能改善实际结果。与此同时，将损坏的流程自动化可能会加剧现有的问题。最具弹性的方法是将实验速度与治理规则结合起来：运行试点、捕获证据、发布决策日志，并随着模型行为、用户期望和监管要求的发展不断更新保障措施。

战略影响

应用级设计决定了人工智能是否能改善实际结果。

应用级设计决定了人工智能是否能改善实际结果。在高质量部署中，这会转化为可衡量的操作规则、所有权边界和定期审查仪式，以便团队可以增强信心，而不是扩大模糊性。

良好的工作流程集成可以创造用户值得信赖的生产力收益。

良好的工作流程集成可以创造用户值得信赖的生产力收益。在高质量部署中，这会转化为可衡量的操作规则、所有权边界和定期审查仪式，以便团队可以增强信心，而不是扩大模糊性。

范围明确的用例可以减少变更疲劳和实施风险。

范围明确的用例可以减少变更疲劳和实施风险。在高质量部署中，这会转化为可衡量的操作规则、所有权边界和定期审查仪式，以便团队可以增强信心，而不是扩大模糊性。

人工智能在芯片布局规划和设计中的未来

人工智能驱动的设计工具正在成为电子设计自动化的标准，Synopsys DSO.ai 和 Cadence Cerebrus 已经优化了实际生产芯片。期望端到端自动化能够压缩数月的设计周期，并让较小的团队流片出有竞争力的芯片。当人工智能设计出训练更大人工智能模型的加速器时，就会出现一个自我改进的循环。关于人工智能方法在多大程度上击败了经典算法，推动该领域走向严格、可重复的基准的争论仍在继续。

现实世界的实施

Google 使用强化学习为其 TPU AI 加速器芯片生成布局规划，如其 2021 年《自然》论文中所述。

Synopsys DSO.ai 可以自主搜索设计空间，并已被三星等芯片制造商用来优化功耗和性能。

Cadence Cerebrus 应用机器学习来自动化和改进数字芯片实施流程。

人工智能工具会标记违反设计规则的行为，并及早预测布线拥塞，从而减少昂贵的后期重新设计。

实施模式