اختبار مرتبط بالدليل · متوسط المستوى

مسابقة أنظمة Cerebras

يشرح التكامل على مستوى الرقاقة، والاتصال داخل الرقاقة، والازدواجية، وتفاصيل منتجات WSE-3 وCS-4 حسب الإصدار.

مسارات الدليل ذات الصلةأنظمة سيريبراس
سؤال 1 من 8

ما هو الشيء غير المعتاد في تصميم محرك Cerebras Wafer-Scale؟

معاينة كل سؤال8 أسئلة

تظهر الإجابات والتفسيرات أثناء إجراء الاختبار.

  1. ما هو الشيء غير المعتاد في تصميم محرك Cerebras Wafer-Scale؟
    • إنه معالج كامل مبني على رقاقة سيليكون واحدة كاملة
    • إنها أصغر شريحة ذكاء اصطناعي في العالم
    • يعمل بالكامل بدون كهرباء
    • وهي مصنوعة من البلاستيك بدلا من السيليكون
  2. لماذا يساعد الاحتفاظ بجميع النوى على رقاقة واحدة في أداء الذكاء الاصطناعي؟
    • يجعل شحن الشريحة أرخص
    • تنتقل البيانات عبر أسلاك سريعة على الرقاقة بدلاً من الشبكات الخارجية البطيئة
    • أنه يلغي الحاجة إلى أي برنامج
    • إنها تسمح للرقاقة بالطفو في السائل
  3. ما هو عدد الترانزستورات التي يحتوي عليها WSE-3 تقريبًا؟
    • حوالي 4 آلاف
    • حوالي 4 مليون
    • حوالي 4 تريليون
    • حوالي 4مائة
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. كيف تتعامل شركة Cerebras مع عيوب التصنيع في مثل هذه الشريحة الضخمة؟
    • يستخدم النوى الزائدة عن الحاجة والتوجيه للتغلب على النقاط المعيبة
    • فإنه يرمي بعيدا كل رقاقة مع أي عيب
    • فهو يتجاهل العيوب ويشحن الرقائق المكسورة
    • يقوم بإصلاح كل ترانزستور يدويًا
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory