Κουίζ που συνδέεται με οδηγό · Μεσαίο Επίπεδο

AI στο Chip Floorplanning and Design Quiz

Εξερευνήστε την τοποθέτηση τσιπ που έχετε μάθει, με γραφήματα netlist, διαδοχικές μακροεντολές, στόχους διακομιστή μεσολάβησης, τοποθέτηση τυπικών κυψελών, σκοπιμότητα και αριθμητική HPWL.

Σχετικές διαδρομές οδηγώνAI στο Chip Planning and Design
Ερώτηση 1 του 8

Ποια φυσική απόφαση παίρνει ο σχεδιασμός ή η τοποθέτηση τσιπς;

Προεπισκόπηση κάθε ερώτησης8 ερωτήσεις

Οι απαντήσεις και οι εξηγήσεις εμφανίζονται καθώς κάνετε το κουίζ.

  1. Ποια φυσική απόφαση παίρνει ο σχεδιασμός ή η τοποθέτηση τσιπς;
    • Only the chip’s retail selling price
    • Only its package color
    • Only the company name on the box
    • Where circuit components occupy locations on the chip canvas
  2. Πώς πρέπει να ερμηνεύεται η αναφορά της αναφερόμενης εργασίας σχετικά με τις ανταγωνιστικές κατόψεις που παράγονται σε ώρες;
    • As a result for its studied setup, netlists and comparisons
    • As proof that every chip can be fully signed off in the same time
    • As a guarantee of global optimality for all circuits
    • As an architecture-independent law about every design tool
  3. Πώς πλαισιώνει το AI το πρόβλημα τοποθέτησης;
    • Ως μια απλή εικασία
    • Ως διαδοχική απόφαση: τοποθετήστε ένα μπλοκ, παρατηρήστε και μετά τοποθετήστε το επόμενο
    • Ως συνταγή μαγειρικής
    • Ως ταξινόμηση υπολογιστικού φύλλου
  4. Τι είναι η «netlist» από την οποία μαθαίνει ένα νευρωνικό δίκτυο γραφήματος;
    • Μια λίστα με κωδικούς πρόσβασης δικτύου
    • Σχέδιο δίχτυ ψαρέματος
    • Το γράφημα των εξαρτημάτων και πώς συνδέονται
    • Ο πίνακας δρομολόγησης στο διαδίκτυο
  5. Ποια γρήγορα αντικειμενικά σήματα τεκμηριώνονται από το αναφερόμενο έργο Circuit Training;
    • Proxy wirelength, congestion and density
    • A proof of all manufacturing and timing requirements
    • Only the product’s market price
    • Only a mandatory social-media popularity score
  6. In Google’s cited 2020 method description, what places standard-cell clusters after the RL macro placements?
    • Only an unchanged alphabetical component sort
    • Only a user-interface screenshot
    • A guarantee that no standard cells remain
    • A force-directed procedure
  7. For pins at (0,0),(4,0),(4,3), what is the half-perimeter wirelength estimate in coordinate units?
    • 14
    • 12
    • 7
    • 4
  8. What does the documented can_place_node check evaluate for a proposed grid location?
    • Whether the entire chip is globally optimal
    • Whether the node can be placed there under relevant location constraints
    • Whether every final routed timing path passes signoff
    • Whether the model’s prediction is a factual-confidence probability