Cuestionario vinculado a una guía · Medio Nivel

Prueba de sistemas cerebrales

Explica la integración a escala de oblea, la comunicación en oblea, la redundancia y los detalles de los productos WSE-3 y CS-4 específicos de la versión.

Rutas de guía relacionadasSistemas cerebrales
Pregunta 1 de 8

¿Qué tiene de inusual el diseño del motor Cerebras Wafer-Scale?

Vista previa de cada pregunta8 preguntas

Las respuestas y explicaciones aparecen a medida que realiza el cuestionario.

  1. ¿Qué tiene de inusual el diseño del motor Cerebras Wafer-Scale?
    • Es un procesador completo construido sobre una única oblea de silicio completa.
    • Es el chip de IA más pequeño del mundo
    • Funciona completamente sin electricidad.
    • Está hecho de plástico en lugar de silicona.
  2. ¿Por qué mantener todos los núcleos en una oblea mejora el rendimiento de la IA?
    • Hace que el envío del chip sea más barato
    • Los datos se mueven a través de cables rápidos en el chip en lugar de redes externas lentas
    • Elimina la necesidad de cualquier software.
    • Permite que el chip flote en líquido.
  3. ¿Aproximadamente cuántos transistores contiene el WSE-3?
    • alrededor de 4 mil
    • alrededor de 4 millones
    • Alrededor de 4 billones
    • alrededor de 4cientos
  4. What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
    • It uses only a single CPU and no AI accelerator
    • It replaces every model with a database
    • It guarantees the same speedup on every workload
    • It combines multiple wafer-scale processors in a rack-scale platform
  5. ¿Cómo aborda Cerebras los defectos de fabricación en un chip tan grande?
    • Utiliza núcleos redundantes y enrutamiento para solucionar puntos defectuosos.
    • Tira toda oblea que tenga algún defecto.
    • Ignora los defectos y envía chips rotos.
    • Repara manualmente cada transistor a mano.
  6. What are the WSE-3 specifications Cerebras reports in its product materials?
    • Four billion transistors and 900 cores
    • Four trillion transistors and about 900,000 AI-optimized cores
    • One thousand transistors and one million CPU sockets
    • A fixed count of parameters for every model
  7. How can a wafer-scale processor route around manufacturing defects?
    • Assume every fabricated core is perfect
    • Move all computation to a hard drive
    • Use redundant cores and routing so defective regions can be bypassed
    • Rebuild the silicon after deployment
  8. Why can on-wafer memory and communication benefit some AI workloads?
    • They eliminate every computation bottleneck
    • They make all models fit in one core
    • They guarantee lower latency for every task
    • They can reduce data movement between separately packaged processors and memory