NastępnyNastępny poradnik
Core ML do wdrożenia na urządzeniu Apple
Techniczne
PRZEWODNIK techniczny
Rdzenie Tensor to wyspecjalizowane jednostki sprzętowe znajdujące się w nowoczesnych procesorach graficznych NVIDIA, które niezwykle szybko wykonują operacje mnożenia i akumulowania macierzy.
Posłuchaj tego przewodnikaOpowiadane przez sztuczną inteligencję · ~2 min
Są to główny powód, dla którego pojedynczy procesor graficzny może trenować i uruchamiać duże sieci neuronowe o rząd wielkości szybciej, niż pozwalają na to obliczenia ogólnego przeznaczenia.
Wprowadzone wraz z architekturą Volta w 2017 r. rdzenie Tensor to dedykowane obwody, które obliczają małe mnożenie macierzy i dodawanie (D = A x B + C) w jednej operacji, zamiast wykonywać mnożenie każdego z nich pojedynczo na standardowych rdzeniach CUDA. Ponieważ praktycznie każda warstwa sieci neuronowej sprowadza się do mnożenia macierzy, odpowiada to matematyce, której faktycznie potrzebuje sztuczna inteligencja. Każda generacja procesorów graficznych poszerzała możliwości, które obsługuje: Volta stworzyła płytki 4x4 FP16, podczas gdy późniejsze architektury Ampere, Hopper i Blackwell dodały formaty o niższej precyzji, takie jak TF32, BF16, INT8, FP8 i FP4. Niższa precyzja oznacza więcej liczb przetwarzanych na zegar, co radykalnie zwiększa przepustowość uczenia i wnioskowania przy jednoczesnym zachowaniu akceptowalnej dokładności.
Trenowanie dużych modeli językowych, takich jak transformatory w stylu GPT, w których miliardy mnożeń macierzy na krok działają na rdzeniach Tensor w BF16 lub FP8.
Uruchamianie wnioskowania w czasie rzeczywistym dla chatbotów i generatorów obrazów przy użyciu kwantyzacji INT8 lub FP8 w celu obsługi większej liczby użytkowników na każdy procesor graficzny.
Przyspieszenie NVIDIA DLSS w grach wideo, gdzie sieć neuronowa podwyższa klatki o niższej rozdzielczości za pomocą rdzeni Tensor w każdej klatce.
Przyspieszenie obliczeń naukowych, takich jak zwijanie białek (AlphaFold) i modele pogodowe, które zostały przeformułowane jako obciążenia neuronowe wymagające dużej ilości macierzy.
Rdzenie Tensor zmierzają w kierunku coraz niższej precyzji: Hopper dodał FP8, a Blackwell wprowadził 4-bitowy FP4 ze skalowaniem zarządzanym sprzętowo, z grubsza podwajając przepustowość na każdym kroku w przypadku obciążeń wymagających dużych wnioskowań. Oczekuj ściślejszej obsługi rzadkości (pomijanie zerowych wag), formatów mikroskalowania, które dołączają współczynniki skali do małych bloków liczb, oraz głębszej integracji z systemami pamięci, aby rdzenie pozostały zasilane. W miarę rozwoju modeli głównym polem bitwy o wydajność sprzętu AI pozostaje silnik matrycowy, a nie surowa prędkość zegara.
Darmowy newsletter
Trzy zweryfikowane historie AI każdego poranka w dni robocze, napisane prostym angielskim. Bezpłatne na zawsze, bez reklam.
Jedno e‑mail każdego dnia roboczego. Wypisz się jednym kliknięciem. Nigdy nie sprzedajemy ani nie udostępniamy Twojego adresu.
Sprawdź się
Natychmiastowa informacja zwrotna na każde pytanie oraz udostępnialny certyfikat z weryfikowalnym ID po zaliczeniu kursu.
Wspieraj darmową edukację AI. AI Understanding jest organizacją non-profit 501(c)(3) — bez reklam, bez płatnej ściany, zawsze. Przekaż darowiznę
Rdzenie Tensor to wyspecjalizowane jednostki sprzętowe znajdujące się w nowoczesnych procesorach graficznych NVIDIA, które niezwykle szybko wykonują operacje mnożenia i akumulowania macierzy. Są to główny powód, dla którego pojedynczy procesor graficzny może trenować i uruchamiać duże sieci neuronowe o rząd wielkości szybciej, niż pozwalają na to obliczenia ogólnego przeznaczenia.
Rdzenie Tensorowe wykonują w jednym kroku mnożenie macierzy stopionej i akumulację, co jest dokładnie operacją dominującą w warstwach sieci neuronowej.
Rdzenie Tensor zadebiutowały wraz z architekturą Volta w 2017 roku, zaczynając od operacji na matrycy FP16 4x4.
Użycie mniejszej liczby bitów na liczbę oznacza, że w każdym cyklu przez sprzęt przepływa więcej wartości, co znacznie zwiększa prędkość przy jedynie niewielkiej, zwykle tolerowanej, utracie precyzji.
Wejścia mogą mieć niską precyzję, ale akumulator zwykle działa z większą precyzją, jak FP32, aby ograniczyć narastanie błędów zaokrągleń.
Podstawowe biblioteki automatycznie dzielą operacje na dużych macierzach na kafelki wielkości Tensor-Core, dzięki czemu frameworki uzyskują przyspieszenie bez ręcznego kodowania.
Ucz się dalej
Wybrano więcej przewodników na ten temat
NastępnyNastępny poradnik
Core ML do wdrożenia na urządzeniu Apple
Techniczne