Quiz połączony z przewodnikiem · Średni Poziom
Quiz dotyczący systemów Cerebras
Wyjaśnia integrację w skali płytki, komunikację na płytce, redundancję i szczegółowe informacje o produktach WSE-3 i CS-4 specyficzne dla wersji.
Pytanie 1 z 8
Co jest niezwykłego w konstrukcji silnika w skali waflowej Cerebras?
Podgląd każdego pytania8 pytania
Odpowiedzi i wyjaśnienia pojawiają się w miarę rozwiązywania quizu.
- Co jest niezwykłego w konstrukcji silnika w skali waflowej Cerebras?
- To cały procesor zbudowany na jednej pełnej płytce krzemowej
- To najmniejszy na świecie chip AI
- Działa całkowicie bez prądu
- Wykonany jest z tworzywa sztucznego zamiast silikonu
- Dlaczego trzymanie wszystkich rdzeni na jednej płytce poprawia wydajność sztucznej inteligencji?
- Dzięki temu wysyłka chipa jest tańsza
- Dane przesyłane są szybkimi przewodami wbudowanymi w chip zamiast powolnej sieci zewnętrznej
- Eliminuje potrzebę stosowania jakiegokolwiek oprogramowania
- Pozwala chipowi unosić się w cieczy
- Ile mniej więcej tranzystorów zawiera WSE-3?
- Około 4 tys
- Około 4 milionów
- Około 4 bilionów
- Około 4stu
- What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
- It uses only a single CPU and no AI accelerator
- It replaces every model with a database
- It guarantees the same speedup on every workload
- It combines multiple wafer-scale processors in a rack-scale platform
- Jak Cerebras radzi sobie z wadami produkcyjnymi tak ogromnego chipa?
- Wykorzystuje nadmiarowe rdzenie i routing, aby obejść wadliwe miejsca
- Wyrzuca każdy wafelek z jakąkolwiek wadą
- Ignoruje wady i wysyła uszkodzone żetony
- Ręcznie naprawia każdy tranzystor
- What are the WSE-3 specifications Cerebras reports in its product materials?
- Four billion transistors and 900 cores
- Four trillion transistors and about 900,000 AI-optimized cores
- One thousand transistors and one million CPU sockets
- A fixed count of parameters for every model
- How can a wafer-scale processor route around manufacturing defects?
- Assume every fabricated core is perfect
- Move all computation to a hard drive
- Use redundant cores and routing so defective regions can be bypassed
- Rebuild the silicon after deployment
- Why can on-wafer memory and communication benefit some AI workloads?
- They eliminate every computation bottleneck
- They make all models fit in one core
- They guarantee lower latency for every task
- They can reduce data movement between separately packaged processors and memory