ИИ в планировании и проектировании чипов
ИИ автоматизирует размещение компонентов на микрочипе — общеизвестно сложную головоломку, определяющую скорость, мощность и размер чипа.
Обзор
It matters because faster, cheaper chip design feeds the entire AI and electronics industry, including the chips that run AI itself.
Глубокое погружение
Планирование этажа решает, где расположить множество блоков (памяти, логики, ввода-вывода) на поверхности чипа, чтобы минимизировать длину проводов, мощность и нагрев, одновременно соблюдая временные ограничения. Число возможных комбинаций больше, чем количество атомов во Вселенной, и инженеры-люди традиционно тратили недели на настройку компоновки. В 2021 году Google опубликовал в журнале Nature работу, описывающую метод обучения с подкреплением, позволяющий создавать планы этажей микросхем за часы, сравнимые или превосходящие созданные человеком, и он использовался при разработке ускорителей TPU Google. Система предполагает размещение как последовательное решение: разместить один блок, соблюсти частичную планировку, разместить следующий. ИИ также помогает на ранних и поздних этапах, от логического синтеза до проверки и обнаружения нарушений правил проектирования, с помощью инструментов таких компаний, как Synopsys и Cadence.
Техническая информация
Метод Google рассматривает холст чипа как доску и использует агент обучения с подкреплением, который размещает макроблоки по одному, руководствуясь вознаграждением, которое сочетает в себе длину провода, перегрузку и плотность. Нейронная сеть на графе изучает встраивания списка соединений, графа компонентов и их соединений, поэтому политику можно обобщить на микросхемы, которые она раньше не видела, передавая полученную интуицию, а не начиная каждый проект с нуля.
Стратегическое воздействие
Выбор сборки
Проектирование на уровне приложения определяет, улучшит ли ИИ реальные результаты.
Команда и рабочий процесс
Хорошая интеграция рабочих процессов обеспечивает повышение производительности, которому пользователи могут доверять.
Риски и безопасность
Хорошо продуманные варианты использования снижают усталость от изменений и риск внедрения.
Будущее искусственного интеллекта в планировании и проектировании чипов
Инструменты проектирования на основе искусственного интеллекта становятся стандартом в автоматизации проектирования электроники: Synopsys DSO.ai и Cadence Cerebrus уже оптимизируют реальные производственные микросхемы. Ожидайте комплексной автоматизации, которая сократит многомесячные циклы проектирования и позволит небольшим командам записывать конкурирующие чипы. По мере того, как ИИ разрабатывает те самые ускорители, которые обучают более крупные модели ИИ, возникает цикл самосовершенствования. Продолжаются дебаты о том, насколько методы ИИ превосходят классические алгоритмы, подталкивая область к строгим, воспроизводимым тестам.
Реальная реализация
Google использовала обучение с подкреплением для создания планов этажей для своих чипов-ускорителей искусственного интеллекта TPU, как описано в статье Nature от 2021 года.
Synopsys DSO.ai автономно ищет возможности проектирования и используется производителями микросхем, такими как Samsung, для оптимизации мощности и производительности.
Cadence Cerebrus применяет машинное обучение для автоматизации и улучшения процессов внедрения цифровых чипов.
Инструменты искусственного интеллекта выявляют нарушения правил проектирования и заранее прогнозируют перегруженность маршрутов, сокращая дорогостоящие изменения в проектировании на поздних стадиях.
Риски и ограничения
Автоматизация сломанного процесса может усугубить существующие проблемы.
Команды могут чрезмерно автоматизировать и исключить необходимое человеческое суждение.
Качество может ухудшиться, если результаты не будут оцениваться постоянно.
Дорожная карта реализации
Составьте карту текущего рабочего процесса и определите этап, вызывающий наибольшие затруднения.
Определите человеческие контрольно-пропускные пункты перед полной автоматизацией.
Обучайте пользователей подсказкам, путям эскалации и стандартам качества.
Отслеживайте результаты на уровне задач, чтобы подтвердить устойчивую ценность.
Продолжайте исследовать
Free newsletter
Get the daily AI briefing
Three verified AI stories every weekday morning, written in plain English. Free forever, no ads.
One email each weekday. Unsubscribe in one click. We never sell or share your address.
Test yourself
Take the AI in Chip Floorplanning and Design quiz
Instant feedback on every answer, and a shareable certificate with a verifiable ID once you pass a course.
Support free AI education. AI Understanding is a 501(c)(3) nonprofit — no ads, no paywall, ever. Make a donation
Следующее руководство
ИИ в дизайне антител и белков
Часто задаваемые вопросы
What is AI in Chip Floorplanning and Design?
ИИ автоматизирует размещение компонентов на микрочипе — общеизвестно сложную головоломку, определяющую скорость, мощность и размер чипа. Это важно, потому что более быстрый и дешевый дизайн чипов питает всю индустрию искусственного интеллекта и электроники, включая чипы, на которых работает сам искусственный интеллект.
Что решает планировка микросхемы?
При планировании этажей функциональные блоки микросхемы размещаются таким образом, чтобы минимизировать длину проводов, мощность и нагрев при соблюдении сроков.
В статье Google от 2021 года, сколько времени потребовалось ИИ для создания конкурентоспособных планов этажей?
Система обучения с подкреплением создавала планы этажей за часы, которые были сопоставимы или даже лучше, чем проекты людей, на которые уходили недели.
Как ИИ формулирует проблему размещения?
Агент размещает макроблоки по одному, наблюдая за частичной компоновкой перед каждым новым размещением, как ходы в настольной игре.
Из какого «списка соединений» учится графовая нейронная сеть?
Список соединений описывает компоненты и их взаимосвязи; GNN кодирует его, чтобы политику можно было распространить на новые чипы.
Какие продукты позволяют использовать дизайн чипов искусственного интеллекта в коммерческом использовании?
DSO.ai и Cerebrus — это инструменты автоматизации электронного проектирования на основе искусственного интеллекта, используемые для оптимизации реальных производственных микросхем.