À suivreGuide suivant
Estimation de la mémoire GPU nécessaire pour les LLMs
Technique
GUIDE Technique
La mémoire à bande passante élevée (HBM) est une mémoire empilée placée juste à côté du GPU qui fournit des données beaucoup plus rapidement que la RAM ordinaire.
Écoutez ce guideNarré par l'IA · ~2 min
It is what keeps AI accelerators fed, preventing the powerful compute cores from sitting idle while they wait for model weights and data.
HBM résout un goulot d’étranglement fondamental : les puces d’IA modernes peuvent effectuer des milliards d’opérations par seconde, mais seulement si les données arrivent suffisamment rapidement. La mémoire GDDR standard se connecte via un bus relativement étroit, tandis que HBM empile plusieurs puces DRAM verticalement et les connecte avec des milliers de minuscules fils verticaux appelés vias traversants en silicium (TSV). Ces piles reposent sur un intercalaire en silicium à quelques millimètres du GPU, offrant un chemin de données extrêmement large, pensez à des milliers de bits à la fois au lieu de centaines. Le résultat est une bande passante mesurée en téraoctets par seconde. Les générations sont passées du HBM2 au HBM2e, HBM3 et HBM3e, chacune augmentant à la fois la capacité et la vitesse. Pour les modèles de langage volumineux, dont les pondérations doivent être diffusées en permanence, la capacité et la bande passante HBM comptent souvent plus que le calcul brut.
Conserver les dizaines ou centaines de gigaoctets de pondérations pour un grand modèle de langage à proximité du GPU afin qu'ils puissent être diffusés à chaque étape d'inférence.
Permet aux GPU des centres de données NVIDIA H100 et H200 d'atteindre plusieurs téraoctets par seconde de bande passante mémoire pour l'entraînement.
Alimenter des clusters de formation d'IA où de nombreux GPU s'appuient chacun sur HBM pour éviter de stagner entre les opérations matricielles.
Prise en charge de modèles d'images et de vidéos génératifs haute résolution qui doivent déplacer rapidement d'énormes tenseurs d'activation dans et hors de la mémoire.
La bande passante mémoire constitue désormais une contrainte majeure pour l’IA, c’est pourquoi HBM progresse rapidement. HBM3e est livré dans des accélérateurs phares, et HBM4 à l'horizon promet des interfaces plus larges, des piles plus hautes et plus de capacité par package. Attendez-vous à une co-conception plus étroite entre la mémoire et la logique, éventuellement à des matrices de base personnalisées et à un traitement proche de la mémoire, ainsi qu'à une concurrence féroce entre des fournisseurs comme SK hynix, Samsung et Micron. À mesure que les modèles se développent, le fait de rapprocher davantage de données du calcul, plus rapidement et avec moins d’énergie, reste au cœur du progrès du matériel d’IA.
Newsletter gratuite
Trois histoires d'IA vérifiées chaque matin de la semaine, écrites dans un anglais simple. Gratuit pour toujours, sans publicité.
Un e-mail chaque jour de la semaine. Désabonnez-vous en un clic. Nous ne vendons ni ne partageons jamais votre adresse.
Testez-vous
Commentaires instantanés sur chaque réponse et un certificat partageable avec une pièce d'identité vérifiable une fois que vous avez réussi un cours.
Soutenez l’enseignement gratuit de l’IA. AI Understanding est une organisation à but non lucratif 501(c)(3) : pas de publicité, pas de paywall, jamais. Faire un don
La mémoire à bande passante élevée (HBM) est une mémoire empilée placée juste à côté du GPU qui fournit des données beaucoup plus rapidement que la RAM ordinaire. C’est ce qui permet aux accélérateurs d’IA de rester alimentés, empêchant les puissants cœurs de calcul de rester inactifs pendant qu’ils attendent les pondérations et les données des modèles.
Les puces d’IA peuvent effectuer des milliards d’opérations par seconde uniquement si les données arrivent suffisamment rapidement ; HBM fournit cette bande passante afin que les cœurs ne soient pas affamés.
HBM empile les matrices DRAM les unes sur les autres et les relie avec des milliers de fils verticaux (TSV), créant ainsi un chemin de données très large.
Plutôt que de synchroniser plus rapidement, HBM expose une interface très large (1 024 bits par pile et plus), de sorte que de nombreux octets se déplacent en même temps.
Les fils courts sur un interposeur partagé réduisent l'énergie nécessaire par bit transféré et réduisent la latence entre la mémoire et le calcul.
L'inférence LLM diffuse en continu des matrices de poids importantes, de sorte que la capacité de mémoire et la bande passante deviennent souvent le facteur limitant plutôt que le débit de calcul.
Continuez à apprendre
Plus de guides sélectionnés pour ce sujet
À suivreGuide suivant
Estimation de la mémoire GPU nécessaire pour les LLMs
Technique