Quiz lié à un guide · Moyen Niveau
Quiz sur les systèmes cérébraux
Explique l'intégration à l'échelle de la tranche, la communication sur la tranche, la redondance et les détails des produits WSE-3 et CS-4 spécifiques à la version.
Question 1 de 8
Qu’y a-t-il d’inhabituel dans la conception du moteur Cerebras Wafer-Scale Engine ?
Prévisualisez chaque question8 des questions
Les réponses et les explications apparaissent au fur et à mesure que vous répondez au quiz.
- Qu’y a-t-il d’inhabituel dans la conception du moteur Cerebras Wafer-Scale Engine ?
- Il s'agit d'un processeur complet construit sur une seule plaquette de silicium entièrement
- C'est la plus petite puce IA au monde
- Il fonctionne entièrement sans électricité
- Il est fait de plastique au lieu de silicium
- Pourquoi le fait de conserver tous les cœurs sur une seule plaquette améliore-t-il les performances de l'IA ?
- Cela rend la puce moins chère à expédier
- Les données se déplacent via des câbles rapides sur puce au lieu d'un réseau externe lent
- Il élimine le besoin de tout logiciel
- Il permet à la puce de flotter dans le liquide
- Environ combien de transistors le WSE-3 contient-il ?
- Environ 4 mille
- Environ 4 millions
- Environ 4 000 milliards
- Environ 4 cents
- What is one Cerebras system-level capability advertised for its CS-4 rack-scale system?
- It uses only a single CPU and no AI accelerator
- It replaces every model with a database
- It guarantees the same speedup on every workload
- It combines multiple wafer-scale processors in a rack-scale platform
- Comment Cerebras gère-t-il les défauts de fabrication sur une puce aussi énorme ?
- Il utilise des cœurs et un routage redondants pour contourner les points défectueux
- Il jette chaque plaquette présentant un défaut
- Il ignore les défauts et expédie les puces cassées
- Il répare manuellement chaque transistor à la main
- What are the WSE-3 specifications Cerebras reports in its product materials?
- Four billion transistors and 900 cores
- Four trillion transistors and about 900,000 AI-optimized cores
- One thousand transistors and one million CPU sockets
- A fixed count of parameters for every model
- How can a wafer-scale processor route around manufacturing defects?
- Assume every fabricated core is perfect
- Move all computation to a hard drive
- Use redundant cores and routing so defective regions can be bypassed
- Rebuild the silicon after deployment
- Why can on-wafer memory and communication benefit some AI workloads?
- They eliminate every computation bottleneck
- They make all models fit in one core
- They guarantee lower latency for every task
- They can reduce data movement between separately packaged processors and memory