Sztuczna inteligencja w planowaniu i projektowaniu podłóg chipowych
Sztuczna inteligencja automatyzuje rozmieszczanie komponentów w mikrochipie – niezwykle trudna zagadka, która określa prędkość, moc i rozmiar chipa.
Przegląd
It matters because faster, cheaper chip design feeds the entire AI and electronics industry, including the chips that run AI itself.
Głębokie nurkowanie
Planowanie podłogowe decyduje, gdzie umieścić wiele bloków (pamięci, logika, wejścia/wyjścia) na powierzchni chipa, aby zminimalizować długość przewodów, moc i ciepło, jednocześnie spełniając ograniczenia czasowe. Liczba możliwych układów jest większa niż liczba atomów we wszechświecie, a inżynierowie tradycyjnie spędzali tygodnie na dostrajaniu układów. W 2021 roku Google opublikował w Nature pracę opisującą metodę uczenia się przez wzmacnianie, która pozwala na utworzenie chipowych planów pięter w godzinach porównywalnych lub lepszych od tych stworzonych przez człowieka, i została wykorzystana przy projektowaniu akceleratorów TPU firmy Google. Rozmieszczenie ramek systemu jest decyzją sekwencyjną: umieść jeden blok, obserwuj częściowy układ, umieść następny. Sztuczna inteligencja pomaga również na wcześniejszych i późniejszych etapach, od syntezy logiki po weryfikację i wykrywanie naruszeń zasad projektowania, za pomocą narzędzi takich firm jak Synopsys i Cadence.
Wgląd techniczny
Metoda Google traktuje płótno chipowe jak tablicę i wykorzystuje agenta uczenia się przez wzmacnianie, który umieszcza makrobloki pojedynczo, kierując się nagrodą, która łączy długość drutu, zatory i gęstość. Grafowa sieć neuronowa uczy się osadzania listy sieci, wykresu komponentów i ich połączeń, dzięki czemu polityka może uogólniać się na chipy, których wcześniej nie widziała, przenosząc wyuczoną intuicję, zamiast zaczynać każdy projekt od zera.
Wpływ strategiczny
Buduj wybory
Projektowanie na poziomie aplikacji określa, czy sztuczna inteligencja poprawia rzeczywiste wyniki.
Zespół i przepływ pracy
Dobra integracja przepływu pracy zapewnia wzrost produktywności, któremu użytkownicy mogą zaufać.
Ryzyko i bezpieczeństwo
Dobrze określone przypadki użycia zmniejszają zmęczenie zmianami i ryzyko wdrożenia.
Przyszłość sztucznej inteligencji w planowaniu i projektowaniu podłóg chipowych
Narzędzia do projektowania oparte na sztucznej inteligencji stają się standardem w automatyzacji projektowania elektronicznego, a Synopsys DSO.ai i Cadence Cerebrus już optymalizują rzeczywiste chipy produkcyjne. Oczekuj kompleksowej automatyzacji, która skraca wielomiesięczne cykle projektowe i pozwala mniejszym zespołom na nagrywanie konkurencyjnych układów. W miarę jak sztuczna inteligencja projektuje akceleratory, które szkolą większe modele sztucznej inteligencji, pojawia się pętla samodoskonalenia. Trwa debata na temat tego, w jakim stopniu metody sztucznej inteligencji przewyższają klasyczne algorytmy, popychając dziedzinę w stronę rygorystycznych, powtarzalnych testów porównawczych.
Implementacja w świecie rzeczywistym
Firma Google wykorzystała uczenie się przez wzmacnianie do wygenerowania planów pięter dla swoich chipów akceleratora TPU AI, jak opisano w artykule Nature z 2021 r.
Synopsys DSO.ai autonomicznie przeszukuje przestrzenie projektowe i jest używany przez producentów chipów, takich jak Samsung, do optymalizacji mocy i wydajności.
Cadence Cerebrus wykorzystuje uczenie maszynowe do automatyzacji i usprawniania procesów wdrażania chipów cyfrowych.
Narzędzia AI sygnalizują naruszenia zasad projektowania i wcześnie przewidują zatory na trasach, redukując kosztowne przeprojektowania na późniejszym etapie.
Zagrożenia i poręcze
Automatyzacja uszkodzonego procesu może spotęgować istniejące problemy.
Zespoły mogą nadmiernie zautomatyzować i wyeliminować niezbędny ludzki osąd.
Jakość może się wahać, jeśli wyniki nie są stale oceniane.
Plan wdrożenia
Zamapuj bieżący przepływ pracy i zidentyfikuj etap o największym tarciu.
Zdefiniuj ludzkie punkty kontrolne przed pełną automatyzacją.
Szkoluj użytkowników w zakresie podpowiedzi, ścieżek eskalacji i standardów jakości.
Śledź wyniki na poziomie zadań, aby potwierdzić trwałą wartość.
Odkrywaj dalej
Free newsletter
Get the daily AI briefing
Three verified AI stories every weekday morning, written in plain English. Free forever, no ads.
One email each weekday. Unsubscribe in one click. We never sell or share your address.
Test yourself
Take the AI in Chip Floorplanning and Design quiz
Instant feedback on every answer, and a shareable certificate with a verifiable ID once you pass a course.
Support free AI education. AI Understanding is a 501(c)(3) nonprofit — no ads, no paywall, ever. Make a donation
Następny poradnik
AI w projektowaniu przeciwciał i białek
Często zadawane pytania
What is AI in Chip Floorplanning and Design?
Sztuczna inteligencja automatyzuje rozmieszczanie komponentów w mikrochipie – niezwykle trudna zagadka, która określa prędkość, moc i rozmiar chipa. Ma to znaczenie, ponieważ szybsze i tańsze projektowanie chipów zasila cały przemysł sztucznej inteligencji i elektroniki, w tym chipy obsługujące samą sztuczną inteligencję.
Co decyduje o planowaniu pięter chipowych?
Planowanie podłóg rozmieszcza bloki funkcjonalne chipa tak, aby zminimalizować długość przewodu, moc i ciepło, zachowując przy tym czas.
Jak dużo czasu zajęło sztucznej inteligencji stworzenie konkurencyjnych planów pięter w artykule Google z 2021 r. w Nature?
System uczenia się przez wzmacnianie generował plany pięter w godzinach porównywalnych lub lepszych niż projekty ludzkie, które trwały tygodnie.
W jaki sposób sztuczna inteligencja radzi sobie z problemem rozmieszczenia?
Agent umieszcza makrobloki pojedynczo, obserwując częściowy układ przed każdym nowym rozmieszczeniem, jak ruchy w grze planszowej.
Czym jest „lista sieci”, z której uczy się grafowa sieć neuronowa?
Lista sieci opisuje komponenty i ich wzajemne połączenia; GNN koduje to, aby polityka mogła zostać uogólniona na nowe chipy.
Które produkty wprowadzają projekty chipów AI do użytku komercyjnego?
DSO.ai i Cerebrus to narzędzia do automatyzacji projektowania elektronicznego oparte na sztucznej inteligencji, służące do optymalizacji rzeczywistych chipów produkcyjnych.