AI trong quy hoạch và thiết kế sàn chip
AI tự động hóa việc sắp xếp các thành phần trên vi mạch, một câu đố cực kỳ khó xác định tốc độ, công suất và kích thước của chip.
Tổng quan
It matters because faster, cheaper chip design feeds the entire AI and electronics industry, including the chips that run AI itself.
Lặn sâu
Sơ đồ tầng quyết định vị trí đặt nhiều khối (bộ nhớ, logic, I/O) trên bề mặt chip để giảm thiểu chiều dài dây, công suất và nhiệt trong khi đáp ứng các hạn chế về thời gian. Số lượng cách sắp xếp có thể lớn hơn số lượng nguyên tử trong vũ trụ và theo truyền thống, các kỹ sư con người phải mất hàng tuần để điều chỉnh bố cục. Vào năm 2021, Google đã xuất bản công trình trên tạp chí Nature mô tả phương pháp học tăng cường tạo ra sơ đồ sàn chip trong vài giờ tương đương hoặc tốt hơn sơ đồ do con người tạo ra và phương pháp này được sử dụng để thiết kế máy gia tốc TPU của Google. Hệ thống sắp xếp vị trí như một quyết định tuần tự: đặt một khối, quan sát bố cục một phần, đặt khối tiếp theo. AI cũng hỗ trợ các giai đoạn trước và sau, từ tổng hợp logic đến xác minh và phát hiện các vi phạm quy tắc thiết kế, trên các công cụ của các công ty như Synopsys và Cadence.
Hiểu biết kỹ thuật
Phương pháp của Google coi canvas chip như một bảng và sử dụng tác nhân học tăng cường đặt từng khối macro một, được hướng dẫn bởi phần thưởng kết hợp độ dài dây, tắc nghẽn và mật độ. Mạng thần kinh đồ thị tìm hiểu các phần nhúng của danh sách mạng, biểu đồ các thành phần và kết nối của chúng, do đó, chính sách có thể khái quát hóa thành các chip mà nó chưa từng thấy trước đây, chuyển giao trực giác đã học thay vì bắt đầu mỗi thiết kế từ đầu.
Tác động chiến lược
Xây dựng lựa chọn
Thiết kế cấp ứng dụng xác định liệu AI có cải thiện kết quả thực tế hay không.
Nhóm và quy trình làm việc
Tích hợp quy trình làm việc tốt sẽ giúp tăng năng suất mà người dùng có thể tin tưởng.
Rủi ro và an toàn
Các trường hợp sử dụng có phạm vi phù hợp giúp giảm bớt sự mệt mỏi khi thay đổi và rủi ro triển khai.
Tương lai của AI trong quy hoạch và thiết kế sàn chip
Các công cụ thiết kế dựa trên AI đang trở thành tiêu chuẩn trong tự động hóa thiết kế điện tử, với Synopsys DSO.ai và Cadence Cerebrus đã tối ưu hóa các chip sản xuất thực tế. Mong đợi tính năng tự động hóa từ đầu đến cuối sẽ nén các chu kỳ thiết kế kéo dài nhiều tháng và cho phép các nhóm nhỏ hơn tạo ra các chip cạnh tranh. Khi AI thiết kế các máy gia tốc đào tạo các mô hình AI lớn hơn, một vòng lặp tự cải thiện sẽ xuất hiện. Cuộc tranh luận vẫn tiếp tục về việc các phương pháp AI đánh bại các thuật toán cổ điển đến mức nào, đẩy lĩnh vực này hướng tới các tiêu chuẩn nghiêm ngặt và có thể lặp lại.
Triển khai trong thế giới thực
Google đã sử dụng phương pháp học tăng cường để tạo sơ đồ tầng cho chip tăng tốc TPU AI, như được mô tả trong bài báo Nature năm 2021.
Synopsys DSO.ai tự động tìm kiếm không gian thiết kế và đã được các nhà sản xuất chip như Samsung sử dụng để tối ưu hóa năng lượng và hiệu suất.
Cadence Cerebrus áp dụng công nghệ học máy để tự động hóa và cải thiện quy trình triển khai chip kỹ thuật số.
Các công cụ AI cảnh báo các hành vi vi phạm quy tắc thiết kế và dự đoán tắc nghẽn định tuyến sớm, giảm thiểu việc thiết kế lại ở giai đoạn cuối tốn kém.
Rủi ro & lan can
Tự động hóa một quy trình bị hỏng có thể khuếch đại các vấn đề hiện có.
Các nhóm có thể tự động hóa quá mức và loại bỏ sự phán xét cần thiết của con người.
Chất lượng có thể thay đổi nếu kết quả đầu ra không được đánh giá liên tục.
Lộ trình thực hiện
Lập sơ đồ quy trình làm việc hiện tại và xác định bước có mức độ ma sát cao nhất.
Xác định các điểm kiểm tra của con người trước khi tự động hóa hoàn toàn.
Đào tạo người dùng về lời nhắc, đường dẫn leo thang và tiêu chuẩn chất lượng.
Theo dõi kết quả ở cấp độ nhiệm vụ để xác nhận giá trị bền vững.
Tiếp tục khám phá
Free newsletter
Get the daily AI briefing
Three verified AI stories every weekday morning, written in plain English. Free forever, no ads.
One email each weekday. Unsubscribe in one click. We never sell or share your address.
Test yourself
Take the AI in Chip Floorplanning and Design quiz
Instant feedback on every answer, and a shareable certificate with a verifiable ID once you pass a course.
Support free AI education. AI Understanding is a 501(c)(3) nonprofit — no ads, no paywall, ever. Make a donation
Hướng dẫn tiếp theo
AI trong thiết kế kháng thể và protein
Câu hỏi thường gặp
What is AI in Chip Floorplanning and Design?
AI tự động hóa việc sắp xếp các thành phần trên vi mạch, một câu đố cực kỳ khó xác định tốc độ, công suất và kích thước của chip. Điều này quan trọng vì thiết kế chip nhanh hơn, rẻ hơn cung cấp năng lượng cho toàn bộ ngành công nghiệp điện tử và AI, bao gồm cả các chip chạy chính AI.
Quy hoạch sàn chip quyết định điều gì?
Sơ đồ tầng đặt các khối chức năng của chip để giảm thiểu chiều dài dây, điện năng và nhiệt độ trong khi họp về thời gian.
Trong bài báo Tự nhiên năm 2021 của Google, AI mất bao lâu để tạo ra sơ đồ tầng cạnh tranh?
Hệ thống học tăng cường tạo ra các sơ đồ tầng trong vài giờ tương đương hoặc tốt hơn so với thiết kế của con người và phải mất hàng tuần.
AI định hình vấn đề về vị trí như thế nào?
Tác nhân đặt từng khối macro một lần, quan sát bố cục từng phần trước mỗi vị trí mới, giống như các nước đi trong trò chơi cờ bàn.
'netlist' mà mạng lưới thần kinh đồ thị học được từ đâu?
Danh sách mạng mô tả các thành phần và kết nối của chúng; GNN mã hóa nó để chính sách có thể khái quát hóa cho các chip mới.
Những sản phẩm nào đưa thiết kế chip AI vào sử dụng thương mại?
DSO.ai và Cerebrus là các công cụ tự động hóa thiết kế điện tử dựa trên AI được sử dụng để tối ưu hóa chip sản xuất thực tế.