HƯỚNG DẪN ứng dụng

AI trong quy hoạch và thiết kế sàn chip

AI tự động hóa việc sắp xếp các thành phần trên vi mạch, một câu đố cực kỳ khó xác định tốc độ, công suất và kích thước của chip.

Tổng quan

AI tự động hóa việc sắp xếp các thành phần trên vi mạch, một câu đố cực kỳ khó xác định tốc độ, công suất và kích thước của chip. Điều này quan trọng vì thiết kế chip nhanh hơn, rẻ hơn cung cấp năng lượng cho toàn bộ ngành công nghiệp điện tử và AI, bao gồm cả các chip chạy chính AI.

AI trong Thiết kế và Lập kế hoạch sàn chip tập trung vào triển khai thực tế: biến khả năng của mô hình thành quy trình công việc hàng ngày đáng tin cậy mang lại giá trị có thể đo lường được.

Lặn sâu

Sơ đồ tầng quyết định vị trí đặt nhiều khối (bộ nhớ, logic, I/O) trên bề mặt chip để giảm thiểu chiều dài dây, công suất và nhiệt trong khi đáp ứng các hạn chế về thời gian. Số lượng cách sắp xếp có thể lớn hơn số lượng nguyên tử trong vũ trụ và theo truyền thống, các kỹ sư con người phải mất hàng tuần để điều chỉnh bố cục. Vào năm 2021, Google đã xuất bản công trình trên tạp chí Nature mô tả phương pháp học tăng cường tạo ra sơ đồ sàn chip trong vài giờ tương đương hoặc tốt hơn sơ đồ do con người tạo ra và phương pháp này được sử dụng để thiết kế máy gia tốc TPU của Google. Hệ thống sắp xếp vị trí như một quyết định tuần tự: đặt một khối, quan sát bố cục một phần, đặt khối tiếp theo. AI cũng hỗ trợ các giai đoạn trước và sau, từ tổng hợp logic đến xác minh và phát hiện các vi phạm quy tắc thiết kế, trên các công cụ của các công ty như Synopsys và Cadence.

Hiểu biết kỹ thuật

Phương pháp của Google coi canvas chip như một bảng và sử dụng tác nhân học tăng cường đặt từng khối macro một, được hướng dẫn bởi phần thưởng kết hợp độ dài dây, tắc nghẽn và mật độ. Mạng thần kinh đồ thị tìm hiểu các phần nhúng của danh sách mạng, biểu đồ các thành phần và kết nối của chúng, do đó, chính sách có thể khái quát hóa thành các chip mà nó chưa từng thấy trước đây, chuyển giao trực giác đã học thay vì bắt đầu mỗi thiết kế từ đầu.

Làm chủ AI trong quy hoạch và thiết kế sàn chip

AI tự động hóa việc sắp xếp các thành phần trên vi mạch, một câu đố cực kỳ khó xác định tốc độ, công suất và kích thước của chip. Điều này quan trọng vì thiết kế chip nhanh hơn, rẻ hơn cung cấp năng lượng cho toàn bộ ngành công nghiệp điện tử và AI, bao gồm cả các chip chạy chính AI. AI trong Thiết kế và Lập kế hoạch sàn chip tập trung vào triển khai thực tế: biến khả năng của mô hình thành quy trình công việc hàng ngày đáng tin cậy mang lại giá trị có thể đo lường được. Để xây dựng sự hiểu biết sâu sắc, hãy coi AI trong Thiết kế và Lập kế hoạch sàn chip như một mô hình vận hành chứ không phải một tính năng duy nhất: xác định kết quả mong muốn, làm rõ các giả định và tách biệt những gì hệ thống có thể làm một cách đáng tin cậy với những gì vẫn cần đến sự đánh giá của chuyên gia.

Trong thực tế, các nhóm mạnh sử dụng AI trong Thiết kế và Lập kế hoạch sàn chip tập trung vào kết quả của quy trình làm việc chứ không phải các bản trình diễn mô hình và xác định sớm các điểm kiểm tra của con người. Họ ghi lại các tiêu chí thành công rõ ràng, kiểm tra dựa trên dữ liệu và quy trình làm việc thực tế, đồng thời lặp lại dựa trên các kiểu thất bại được quan sát thay vì chiến thắng điểm chuẩn một lần. Đây là nơi sự hiểu biết về mặt lý thuyết biến thành khả năng bền vững trên toàn bộ sản phẩm, chính sách và hoạt động.

Thiết kế cấp ứng dụng xác định liệu AI có cải thiện kết quả thực tế hay không. Đồng thời, Tự động hóa một quy trình bị hỏng có thể khuếch đại các vấn đề hiện có. Cách tiếp cận linh hoạt nhất là kết hợp tốc độ thử nghiệm với kỷ luật quản trị: chạy thử nghiệm, thu thập bằng chứng, xuất bản nhật ký quyết định và liên tục cập nhật các biện pháp bảo vệ khi hành vi của mô hình, kỳ vọng của người dùng và các yêu cầu pháp lý phát triển.

Tác động chiến lược

Thiết kế cấp ứng dụng xác định liệu AI có cải thiện kết quả thực tế hay không.

Thiết kế cấp ứng dụng xác định liệu AI có cải thiện kết quả thực tế hay không. Trong quá trình triển khai chất lượng cao, điều này được chuyển thành các quy tắc vận hành, ranh giới quyền sở hữu và quy trình đánh giá định kỳ có thể đo lường được để các nhóm có thể mở rộng quy mô một cách tự tin thay vì mở rộng quy mô sự mơ hồ.

Tích hợp quy trình làm việc tốt sẽ giúp tăng năng suất mà người dùng có thể tin tưởng.

Tích hợp quy trình làm việc tốt sẽ giúp tăng năng suất mà người dùng có thể tin tưởng. Trong quá trình triển khai chất lượng cao, điều này được chuyển thành các quy tắc vận hành, ranh giới quyền sở hữu và quy trình đánh giá định kỳ có thể đo lường được để các nhóm có thể mở rộng quy mô một cách tự tin thay vì mở rộng quy mô sự mơ hồ.

Các trường hợp sử dụng có phạm vi phù hợp giúp giảm bớt sự mệt mỏi khi thay đổi và rủi ro triển khai.

Các trường hợp sử dụng có phạm vi phù hợp giúp giảm bớt sự mệt mỏi khi thay đổi và rủi ro triển khai. Trong quá trình triển khai chất lượng cao, điều này được chuyển thành các quy tắc vận hành, ranh giới quyền sở hữu và quy trình đánh giá định kỳ có thể đo lường được để các nhóm có thể mở rộng quy mô một cách tự tin thay vì mở rộng quy mô sự mơ hồ.

Tương lai của AI trong quy hoạch và thiết kế sàn chip

Các công cụ thiết kế dựa trên AI đang trở thành tiêu chuẩn trong tự động hóa thiết kế điện tử, với Synopsys DSO.ai và Cadence Cerebrus đã tối ưu hóa các chip sản xuất thực tế. Mong đợi tính năng tự động hóa từ đầu đến cuối sẽ nén các chu kỳ thiết kế kéo dài nhiều tháng và cho phép các nhóm nhỏ hơn tạo ra các chip cạnh tranh. Khi AI thiết kế các máy gia tốc đào tạo các mô hình AI lớn hơn, một vòng lặp tự cải thiện sẽ xuất hiện. Cuộc tranh luận vẫn tiếp tục về việc các phương pháp AI đánh bại các thuật toán cổ điển đến mức nào, đẩy lĩnh vực này hướng tới các tiêu chuẩn nghiêm ngặt và có thể lặp lại.

Triển khai trong thế giới thực

Google đã sử dụng phương pháp học tăng cường để tạo sơ đồ tầng cho chip tăng tốc TPU AI, như được mô tả trong bài báo Nature năm 2021.

Synopsys DSO.ai tự động tìm kiếm không gian thiết kế và đã được các nhà sản xuất chip như Samsung sử dụng để tối ưu hóa năng lượng và hiệu suất.

Cadence Cerebrus áp dụng công nghệ học máy để tự động hóa và cải thiện quy trình triển khai chip kỹ thuật số.

Các công cụ AI cảnh báo các hành vi vi phạm quy tắc thiết kế và dự đoán tắc nghẽn định tuyến sớm, giảm thiểu việc thiết kế lại ở giai đoạn cuối tốn kém.

Các mẫu triển khai

AI trong quy hoạch và thiết kế sàn chip trong thực tế

Google đã sử dụng phương pháp học tăng cường để tạo sơ đồ tầng cho chip tăng tốc TPU AI, như được mô tả trong bài báo Nature năm 2021.

Google đã sử dụng phương pháp học tăng cường để tạo sơ đồ tầng cho chip tăng tốc TPU AI, như được mô tả trong bài báo Tự nhiên năm 2021. Các nhóm thường đạt được kết quả tốt hơn khi xác định trước ngưỡng chất lượng, theo dõi lộ trình leo thang của con người đối với các trường hợp phức tạp và theo dõi cả mức tăng năng suất và chi phí lỗi theo thời gian.

AI trong quy hoạch và thiết kế sàn chip trong thực tế

Synopsys DSO.ai tự động tìm kiếm không gian thiết kế và đã được các nhà sản xuất chip như Samsung sử dụng để tối ưu hóa năng lượng và hiệu suất.

Synopsys DSO.ai tự động tìm kiếm các không gian thiết kế và đã được các nhà sản xuất chip như Samsung sử dụng để tối ưu hóa sức mạnh và hiệu suất. Các nhóm thường đạt được kết quả tốt hơn khi họ xác định trước các ngưỡng chất lượng, duy trì lộ trình leo thang của con người đối với các trường hợp phức tạp và theo dõi cả mức tăng năng suất và chi phí lỗi theo thời gian.

AI trong quy hoạch và thiết kế sàn chip trong thực tế

Cadence Cerebrus áp dụng công nghệ học máy để tự động hóa và cải thiện quy trình triển khai chip kỹ thuật số.

Cadence Cerebrus áp dụng công nghệ học máy để tự động hóa và cải thiện quy trình triển khai chip kỹ thuật số. Các nhóm thường đạt được kết quả tốt hơn khi xác định trước các ngưỡng chất lượng, duy trì lộ trình báo cáo của con người đối với các trường hợp khó khăn và theo dõi cả mức tăng năng suất và chi phí lỗi theo thời gian.

AI trong quy hoạch và thiết kế sàn chip trong thực tế

Các công cụ AI cảnh báo các hành vi vi phạm quy tắc thiết kế và dự đoán tắc nghẽn định tuyến sớm, giảm thiểu việc thiết kế lại ở giai đoạn cuối tốn kém.

Các công cụ AI gắn cờ các hành vi vi phạm quy tắc thiết kế và dự đoán tắc nghẽn định tuyến sớm, giảm việc thiết kế lại ở giai đoạn cuối tốn kém. Các nhóm thường đạt được kết quả tốt hơn khi họ xác định trước các ngưỡng chất lượng, duy trì lộ trình leo thang của con người đối với các trường hợp phức tạp và theo dõi cả mức tăng năng suất và chi phí lỗi theo thời gian.

Rủi ro & lan can

!

Tự động hóa một quy trình bị hỏng có thể khuếch đại các vấn đề hiện có.

!

Các nhóm có thể tự động hóa quá mức và loại bỏ sự phán xét cần thiết của con người.

!

Chất lượng có thể thay đổi nếu kết quả đầu ra không được đánh giá liên tục.

Lộ trình thực hiện

1

Lập sơ đồ quy trình làm việc hiện tại và xác định bước có mức độ ma sát cao nhất.

Lập sơ đồ quy trình làm việc hiện tại và xác định bước có mức độ ma sát cao nhất. Hãy coi mỗi bước như một cổng bằng chứng: nếu không đáp ứng được các tiêu chí, hãy tạm dừng triển khai, thu hẹp khoảng cách và chỉ sau đó mới mở rộng mức sử dụng.

2

Xác định các điểm kiểm tra của con người trước khi tự động hóa hoàn toàn.

Xác định các điểm kiểm tra của con người trước khi tự động hóa hoàn toàn. Hãy coi mỗi bước như một cổng bằng chứng: nếu không đáp ứng được các tiêu chí, hãy tạm dừng triển khai, thu hẹp khoảng cách và chỉ sau đó mới mở rộng mức sử dụng.

3

Đào tạo người dùng về lời nhắc, đường dẫn leo thang và tiêu chuẩn chất lượng.

Đào tạo người dùng về lời nhắc, đường dẫn leo thang và tiêu chuẩn chất lượng. Hãy coi mỗi bước như một cổng bằng chứng: nếu không đáp ứng được các tiêu chí, hãy tạm dừng triển khai, thu hẹp khoảng cách và chỉ sau đó mới mở rộng mức sử dụng.

4

Theo dõi kết quả ở cấp độ nhiệm vụ để xác nhận giá trị bền vững.

Theo dõi kết quả ở cấp độ nhiệm vụ để xác nhận giá trị bền vững. Hãy coi mỗi bước như một cổng bằng chứng: nếu không đáp ứng được các tiêu chí, hãy tạm dừng triển khai, thu hẹp khoảng cách và chỉ sau đó mới mở rộng mức sử dụng.

Tiếp tục khám phá