개요
최신 칩은 수백 개의 공정 단계를 거치며, 웨이퍼당 작동 칩 비율의 작은 개선은 직접적으로 큰 비용 절감과 더 많은 공급으로 이어지기 때문에 중요합니다.
심층 분석
수율은 작동하는 웨이퍼의 칩(다이) 비율입니다. Fab는 무작위 입자, 체계적인 공정 문제 및 장비의 느린 드리프트로 인해 수율을 잃습니다. 웨이퍼는 팹에서 몇 주를 보낼 수 있기 때문에 며칠 늦게 문제를 포착하면 많은 로트를 망칠 수 있습니다. AI는 세 가지 주요 영역에서 도움을 줍니다. 첫 번째는 결함 감지 및 분류입니다. 광학 및 전자빔 검사 도구는 웨이퍼의 이상 현상을 찾아내고, 자동 결함 분류 모델은 이를 유형별로 표시합니다. 이와 별도로 전기 테스트에서는 어떤 다이가 실패했는지 보여주는 웨이퍼 맵을 생성합니다. 공간 패턴은 단서입니다. 엣지 링은 에칭과 같은 공정 중 웨이퍼 엣지에 문제가 있다는 것을 암시하는 반면, 긁힘은 취급 손상을 암시합니다. 실제 팹 웨이퍼 맵에서 가져온 공개 WM-811K 데이터 세트는 이러한 패턴을 분류하는 연구에 널리 사용됩니다. 두 번째는 가상 계측입니다. 모든 단계에서 모든 웨이퍼를 측정하는 것은 느리고 비용이 많이 들기 때문에 팹에서 샘플링합니다. 가상 계측은 압력, 온도, 가스 흐름, RF 전력 등 이미 기록된 센서 데이터 도구의 측정 결과를 예측하여 모든 웨이퍼에 대한 추정치를 제공합니다. 세 번째는 프로세스 제어입니다. 결함 감지 및 분류 시스템은 비정상적인 동작에 대한 도구 센서 추적을 감시하고, 실행 간 컨트롤러는 로트 간의 레시피 설정을 조정하여 목표에 대한 결과를 유지합니다. 머신러닝은 전통적인 통계 프로세스 제어가 놓친 비선형 관계를 모델링하여 두 가지 모두를 향상시킬 수 있습니다. 몇 가지 오해가 일반적입니다. Fab에는 모든 결함 유형에 대해 대규모 레이블이 지정된 데이터 세트가 없습니다. 드문 결함은 몇 번만 나타날 수 있고 클래스의 불균형이 심하며 레이블은 전문 엔지니어에 따라 달라집니다. 도구가 유지 관리되거나 레시피가 변경되면 모델도 오래됩니다. 그리고 예측만으로는 충분하지 않습니다. 엔지니어는 프로세스를 변경하기 전에 그럴듯한 물리적 원인이 필요합니다. 이 주제는 칩 레이아웃 설계가 아닌 제조에 관한 것입니다.
전략적 영향
맥락과 규칙
산업적 맥락은 AI 아이디어가 현실과의 접촉에서 살아남는지 여부를 결정합니다.
품질 관리
도메인 제약 조건은 허용 가능한 오류율과 감독 모델에 영향을 미칩니다.
빌드 선택
성공적인 배포는 기술 역량을 일선 워크플로에 맞춰 조정합니다.
반도체 Fab 수율 최적화에서 AI의 미래
칩 기능이 축소되고 설계가 3D 구조 및 고급 패키징으로 이동함에 따라 프로세스 단계 수와 각 생성되는 데이터가 계속 증가하여 자동화된 분석에 대한 수요가 증가합니다. 가능한 방향에는 여러 단계의 데이터를 결합하여 수율 손실을 소스까지 추적하는 모델과 라벨이 붙은 몇 가지 예를 통해 학습하는 더 나은 방법이 포함됩니다. 채택은 여전히 신중할 것입니다. 팹은 강력한 증거가 있는 경우에만 프로세스를 변경하며 잘못된 자동 조정으로 인해 값비싼 웨이퍼가 폐기될 수 있습니다. 인간 엔지니어는 근본 원인 결정을 계속 통제할 수 있어야 합니다.
실제 구현
컨벌루션 신경망은 전기 테스트의 웨이퍼 맵을 에지 링, 중앙, 스크래치 또는 무작위와 같은 패턴으로 분류하여 엔지니어에게 결함이 있을 수 있는 프로세스 단계를 알려줍니다.
가상 계측 모델은 증착 도구 센서 추적을 통해 모든 웨이퍼의 필름 두께를 예측하므로 팹에서는 드리프트를 포착하면서 물리적으로 샘플만 측정합니다.
자동 결함 분류는 결함에 대한 수천 개의 주사 전자 현미경 이미지를 입자, 브리지 및 패턴 붕괴와 같은 범주로 분류하여 수동 검토 시간을 단축합니다.
실행 간 컨트롤러는 이전 로트의 측정 및 예측 결과를 기반으로 다음 로트의 에칭 시간을 조정하여 점진적인 챔버 드리프트를 보상합니다.
위험 및 가드레일
규제 요구 사항으로 인해 강력한 프로토타입이 무효화될 수 있습니다.
과거 데이터에는 특정 커뮤니티에 해를 끼치는 편견이 포함될 수 있습니다.
레거시 시스템은 통합 병목 현상과 숨겨진 비용을 발생시킬 수 있습니다.
구현 로드맵
문제 프레이밍부터 평가까지 도메인 전문가를 참여시킵니다.
출시 전에 감사 추적 및 문서를 설계하세요.
규정 준수 및 안전 의무를 조기에 검증하십시오.
명확한 중지 및 롤백 기준을 사용하여 단계적으로 롤아웃합니다.
계속 탐색하세요
Free newsletter
Get the daily AI briefing
Three verified AI stories every weekday morning, written in plain English. Free forever, no ads.
One email each weekday. Unsubscribe in one click. We never sell or share your address.
Test yourself
Take the AI in Semiconductor Fab Yield Optimization quiz
Instant feedback on every answer, and a shareable certificate with a verifiable ID once you pass a course.
Support free AI education. AI Understanding is a 501(c)(3) nonprofit — no ads, no paywall, ever. Make a donation
자주 묻는 질문
반도체 Fab 수율 최적화에서 AI란 무엇입니까?
반도체 팹 수율 최적화의 AI는 웨이퍼 검사 이미지, 도구 센서 데이터 및 테스트 결과에 대한 기계 학습을 사용하여 결함을 찾고 측정을 예측하며 제조 프로세스를 목표에 맞게 유지합니다. 최신 칩은 수백 개의 공정 단계를 거치며, 웨이퍼당 작동 칩 비율의 작은 개선은 직접적으로 큰 비용 절감과 더 많은 공급으로 이어지기 때문에 중요합니다.
반도체 제조에서 '수율'은 무엇을 의미하나요?
수율은 웨이퍼에서 올바르게 작동하는 칩의 비율입니다. 이를 높이면 좋은 칩당 비용이 낮아집니다.
가상 계측의 기능은 무엇입니까?
가상 계측은 압력, 온도, RF 전력과 같은 센서 데이터를 사용하여 측정값을 추정하므로 제조공장에서는 샘플만 물리적으로 측정하면서 모든 웨이퍼를 모니터링할 수 있습니다.
웨이퍼 맵의 에지 링 패턴은 무엇을 가리킬 가능성이 가장 높습니까?
공간 패턴은 단서를 전달합니다. 엣지 링은 웨이퍼 엣지에 집중된 프로세스 문제를 암시하는 반면, 스크래치는 손상 처리를 암시합니다.
WM-811K 데이터세트는 어떤 용도로 사용되나요?
WM-811K는 결함 패턴 분류 연구에 널리 사용되는 실제 팹 웨이퍼 맵의 공개 세트입니다.
가상 계측 모델에 자주 재보정이 필요한 이유는 무엇입니까?
예방적 유지 관리, 노후화 및 레시피 변경으로 인해 드리프트가 발생하므로 모델은 새로운 물리적 측정을 사용하여 변화를 감지하고 업데이트해야 합니다.
계속 학습하세요
관련 가이드
이 주제에 대해 선택된 추가 가이드